2021fall_Digital System Applications Practice_Department of Electrical Engineering 2 A
Course Period：Now ~ Any Time
LINE sharing feature only supports mobile devices
Course Intro
Course Plan
教學目標：
-
FPGA 簡介 (IV)
-
2-1_Quartus Prime Software 安裝
-
2-2_Quartus初體驗_電路圖輸入方法
-
2-3_Quartus_波形模擬與驗證
-
1_full_adder_design
-
2_full_adder_design_SchematicEntry
-
3_full_adder_simulation-1
-
4_full_adder_simulation_2
-
5_full_adder_LogicSymbol
-
full_adder_LogicSymbol
-
2-4_4位元漣波進位加法器 _電路圖
-
RCA_4bits_Schematic_Symbol
-
2-5_4位元漣波進位加法器 _模擬與驗證
-
RCA_4bits_Schematic_Simulation
-
3-1_Verilog HDL 是甚麼_硬體描述語言介紹_1
-
3-2_Verilog 語法詞彙_硬體描述語言介紹_2
-
4-5_邏輯閘層次模型實習_2
-
4-5_邏輯閘層次模型實習_1
-
4-1_Verilog資料物件與型態_硬體描述語言介紹_3
-
4-3_Verilog邏輯閘層次模型_硬體描述語言介紹_5
-
4-4_Verilog簡介之單元回顧_硬體描述語言介紹_5
-
4-5_邏輯閘層次模型實習_硬體描述語言介紹_6
-
110-1_數位系統實務_期中考
-
5-1_Verilog結構式模型_硬體描述語言介紹_7-1
-
5-2_Verilog結構式模型_硬體描述語言介紹_7-2
-
5-3_Verilog結構式模型範例_硬體描述語言介紹_7-3
-
5-3_Ripple_Carry_Adder_Realization
-
6-1_Verilog資料處理模型_硬體描述語言介紹_7-4
-
6-2_Verilog運算式(上)_硬體描述語言介紹_7-5
-
6-3_Verilog運算式(中)_硬體描述語言介紹_7-6
-
6-4_Verilog運算式(下)_硬體描述語言介紹_7-7
-
7-1_Verilog 行為描述模型(上)_硬體描述語言介紹_8-1
-
7-2_Verilog 行為描述模型(下)_硬體描述語言介紹_8-2
-
8-1_Verilog 條件敘述_硬體描述語言介紹_9-1
-
8-2_Verilog 多路分支敘述_硬體描述語言介紹_9-1
-
8-3_Verilog 迴圈敘述_硬體描述語言介紹_9-1
-
8-4_Verilog 函數與任務_硬體描述語言介紹_9-1
-
8-5_單元回顧_硬體描述語言介紹_III
-
9-1_組合邏輯電路實作(I)_1. 組合邏輯電路概論
-
9-2_組合邏輯電路實作(I)_2. 組合邏輯電路範例
-
9-3_組合邏輯電路實作(I)_3. 進位儲存加法器設計
-
9-4_組合邏輯電路實作(I)_4. 進位儲存加法器實作(上)
-
9-5_組合邏輯電路實作(I)_5. 進位儲存加法器實作(中)
-
DE2_115_User_manual
-
9-6_組合邏輯電路實作(I)_6. 進位儲存加法器實作(下)
-
9-7_組合邏輯電路實作(I)_7. 單元回顧
-
9-8_組合邏輯電路實作_期末考-進位儲存加法器實作
Teacher / 鄭美龍
Related Courses
|
|
||||||
|
|
|
||||||
|